既に一部で公表してますが、こちらにも書いておきます。
AVRのISP端子を基板に実装しようとする時、標準の6Pinや10Pinはパターンを引くのに決して合理的な配列にはなっていません。
当局が、いくつかのTRXなどを作る時に何気なく配列していたものを整理すると、意外にも主要なAVRにはISP関連のポートに規則性があり、うまく行くことがわかりました。
主要AVRの端子配列と合わせて、ご参考になれば！
PDFファイルはこちらです。
ISP端子070814.pdf
こちらにも掲載してます。
http://qrp-homebrewers.net/AVR_ISP.aspx
改めてISP端子の合理的配置を見直しています。（笑）
一列型を参考にさせて頂き、逆接続防止用にもう1ピン使い
７ピンに統一しようかと思っています。 具体的には、
/RSTとGND間を1ピン開けます。 受ける側のソケットの
その部分のピン穴を埋めてしまいます。（ハンダで）
逆には刺せないので安心ではないかと思うのですが・・・。
ご意見はございますか？
本当はVddとSCKの間に追加したほうがパターン的にはいいのですが、誤挿入には全く効果がありません（笑）
一般的には2列配列の6PINと10PINが使われていますが、基板配線には面倒です。
合理的なISP端子ということで、TTT-XBY案として
(1) MOSI
(2) MISO
(3) SCK
(4) Vdd
(5) GND
(6) NC
(7) RST
というのを標準化しましょう（笑）
> 合理的なISP端子ということで、TTT-XBY案として・・・
XBY案で結構ですよ。(^^)
ATmega644を使った、汎用テストボードの設計をしてました。 Vre.1.0.0として、設計が終わったので、間もなくBlogの方で内覧会します。 ただ、一つだけ残念なことが・・・。
ピン順番が逆です。(1)RST、(2)N.C.・・・(7)MOSIの順で書いてしまいました。互換性はありますけど。 どうしましょうかねえ。（笑）
ATMega644ですか？！ 当局は、最近の新しいchipは、さっぱり触っていません。
8535あたりの高機能版でしょうか？
（調べればわかることですが：笑）
ISP端子の配列図面を修正していました。
Pin番号は、記載しませんでしたので、どっちでもいいですね！
シングルインラインですから！
先に番号をふられたTTT/加藤さん案で決定しましょう！